電磁兼容性EMC常見(jiàn)的個(gè)問(wèn)題與解答
自從電子系統降噪技術(shù)在70年代中期出現以來(lái)，主要由于美國聯(lián)邦通訊委員會(huì )在1990年和歐盟在1992提出了對商業(yè)數碼產(chǎn)品的有關(guān)規章，這些規章要求各個(gè)公司確保它們的產(chǎn)品符合嚴格的磁化系數和發(fā)射準則。符合這些規章的產(chǎn)品稱(chēng)為具有電磁兼容性EMC（ElectromagneTIcCompaTIbility）。
什么是信號完整性（signalintegrity）？
信號完整性是指信號在信號線(xiàn)上的質(zhì)量。信號具有良好的信號完整性是指當在需要的時(shí)候，具有所必需達到的電壓電平數值。差的信號完整性不是由某一單一因素導致的，而是板級設計中多種因素共同引起的。主要的信號完整性問(wèn)題包括反射、振蕩、地彈、串擾等。
常見(jiàn)信號完整性問(wèn)題及解決方法問(wèn)題
問(wèn)題可能原因解決方法其他解決方法
過(guò)大的上沖終端阻抗不匹配終端端接使用上升時(shí)間緩慢的驅動(dòng)源？
直流電壓電平不好線(xiàn)上負載過(guò)大以交流負載替換直流負載使用能提供更大驅動(dòng)電流的驅動(dòng)源
過(guò)大的串擾線(xiàn)間耦合過(guò)大使用上升時(shí)間緩慢的主動(dòng)驅動(dòng)源在接收端端接，重新布線(xiàn)或檢查地平面
時(shí)延太大傳輸線(xiàn)距離太長(cháng)替換或重新布線(xiàn)，檢查串行端接使用阻抗匹配的驅動(dòng)源，變更布線(xiàn)策略
振蕩阻抗不匹配在發(fā)送端串接阻尼電阻？
什么是反射（reflecTIon）？
反射就是在傳輸線(xiàn)上的回波。信號功率（電壓和電流）的一部分傳輸到線(xiàn)上并達到負載處，但是有一部分被反射了。如果源端與負載端具有相同的阻抗，反射就不會(huì )發(fā)生了。
源端與負載端阻抗不匹配會(huì )引起線(xiàn)上反射，負載將一部分電壓反射回源端。如果負載阻抗小于源阻抗，反射電壓為負，反之，如果負載阻抗大于源阻抗，反射電壓為正。布線(xiàn)的幾何形狀、不正確的線(xiàn)端接、經(jīng)過(guò)連接器的傳輸及電源平面的不連續等因素的變化均會(huì )導致此類(lèi)反射。
什么是串擾（crosstalk）？
串擾是兩條信號線(xiàn)之間的耦合，信號線(xiàn)之間的互感和互容引起線(xiàn)上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數、信號線(xiàn)間距、驅動(dòng)端和接收端的電氣特性及線(xiàn)端接方式對串擾都有一定的影響。
什么是過(guò)沖（overshoot）和下沖（undershoot）？
過(guò)沖就是第一個(gè)峰值或谷值超過(guò)設定電壓——對于上升沿是指最高電壓而對于下降沿是指最低電壓。下沖是指下一個(gè)谷值或峰值。過(guò)分的過(guò)沖能夠引起保護二極管工作，導致過(guò)早地失效。過(guò)分的下沖能夠引起假的時(shí)鐘或數據錯誤（誤操作）。
什么是振蕩（ringing）和環(huán)繞振蕩（rounding）？
振蕩的現象是反復出現過(guò)沖和下沖。信號的振蕩和環(huán)繞振蕩由線(xiàn)上過(guò)度的電感和電容引起，振蕩屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過(guò)阻尼狀態(tài)。信號完整性問(wèn)題通常發(fā)生在周期信號中，如時(shí)鐘等，振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過(guò)適當的端接予以減小，但是不可能完全消除。
什么是地電平面反彈噪聲和回流噪聲？
在電路中有大的電流涌動(dòng)時(shí)會(huì )引起地平面反彈噪聲（簡(jiǎn)稱(chēng)為地彈），如大量芯片的輸出同時(shí)開(kāi)啟時(shí)，將有一個(gè)較大的瞬態(tài)電流在芯片與板的電源平面流過(guò)，芯片封裝與電源平面的電感和電阻會(huì )引發(fā)電源噪聲，這樣會(huì )在真正的地平面（0V）上產(chǎn)生電壓的波動(dòng)和變化，這個(gè)噪聲會(huì )影響其它元件器的動(dòng)作。負載電容的增大、負載電阻的減小、地電感的增大、同時(shí)開(kāi)關(guān)器件數目的增加均會(huì )導致地彈的增大。
由于地電平面（包括電源和地）分割，例如地層被分割為數字地、模擬地、屏蔽地等，當數字信號走到模擬地線(xiàn)區域時(shí)，就會(huì )產(chǎn)生地平面回流噪聲。同樣電源層也可能會(huì )被分割為2.5V，3.3V，5V等。所以在多電壓PCB設計中，地電平面的反彈噪聲和回流噪聲需要特別關(guān)心。
在時(shí)域（timedomain）和頻域（frequencydomain）之間有什么不同？
時(shí)域（timedomain）是以時(shí)間為基準的電壓或電流的變化的過(guò)程，可以用示波器觀(guān)察到。它通常用于找出管腳到管腳的延時(shí)（delays）、偏移（skew）、過(guò)沖（overshoot）、、下沖（undershoot）以及建立時(shí)間（settlingtimes）。
頻域（frequencydomain）是以頻率為基準的電壓或電流的變化的過(guò)程，可以用頻譜分析儀觀(guān)察到。它通常用于波形與FCC和其它EMI控制限制之間的比較。
什么是阻抗（impedance）？
阻抗是傳輸線(xiàn)上輸入電壓對輸入電流的比率值（Z0=V/I）。當一個(gè)源送出一個(gè)信號到線(xiàn)上，它將阻礙它驅動(dòng)，直到2*TD時(shí)，源并沒(méi)有看到它的改變，在這里TD是線(xiàn)的延時(shí)（delay）。
什么是建立時(shí)間（settlingtime）？
建立時(shí)間就是對于一個(gè)振蕩的信號穩定到指定的最終值所需要的時(shí)間。
什么是管腳到管腳（pin-to-pin）的延時(shí)（delay）？
管腳到管腳延時(shí)是指在驅動(dòng)器端狀態(tài)的改變到接收器端狀態(tài)的改變之間的時(shí)間。這些改變通常發(fā)生在給定電壓的50%，最小延時(shí)發(fā)生在當輸出第一個(gè)越過(guò)給定的閾值（threshold），最大延時(shí)發(fā)生在當輸出最后一個(gè)越過(guò)電壓閾值（threshold），測量所有這些情況。
什么是偏移（skew）？
信號的偏移是對于同一個(gè)網(wǎng)絡(luò )到達不同的接收器端之間的時(shí)間偏差。偏移還被用于在邏輯門(mén)上時(shí)鐘和數據達到的時(shí)間偏差。
什么是斜率（slewrate）？
Slewrate就是邊沿斜率（一個(gè)信號的電壓有關(guān)的時(shí)間改變的比率）。I/O的技術(shù)規范（如PCI）狀態(tài)在兩個(gè)電壓之間，這就是斜率（slewrate），它是可以測量的。
什么是靜態(tài)線(xiàn)（quiescentline）？
在當前的時(shí)鐘周期內它不出現切換。另外也被稱(chēng)為“stuck-at”線(xiàn)或static線(xiàn)。串擾（Crosstalk）能夠引起一個(gè)靜態(tài)線(xiàn)在時(shí)鐘周期內出現切換。
什么是假時(shí)鐘（falseclocking）？
假時(shí)鐘是指時(shí)鐘越過(guò)閾值（threshold）無(wú)意識地改變了狀態(tài)（有時(shí)在VIL或VIH之間）。通常由于過(guò)分的下沖（undershoot）或串擾（crosstalk）引起。
什么是IBIS模型？
IBIS（Input/OutputBufferInformationSpecification）模型是一種基于V/I曲線(xiàn)的對I/OBUFFER快速準確建模的方法，是反映芯片驅動(dòng)和接收電氣特性的一種國際標準，它提供一種標準的文件格式來(lái)記錄如驅動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負載等參數，非常適合做振蕩和串擾等高頻效應的計算與仿真。
IBIS規范最初由一個(gè)被稱(chēng)為IBIS開(kāi)放論壇的工業(yè)組織編寫(xiě)，這個(gè)組織是由一些EDA廠(chǎng)商、計算機制造商、半導體廠(chǎng)商和大學(xué)組成的。IBIS的版本發(fā)布情況為 1993年4月第一次推出Version1.0版，同年6月經(jīng)修改后發(fā)布了Version1.1版，1994年6月在SanDiego通過(guò)了Version2.0版，同年12月升級為Version2.1版，1995年12月其Version2.1版成為ANSI/EIA-656標準，1997年6月發(fā)布了Version3.0版，同年9月被接納為IEC62012-1標準，1998年升級為Version3.1版，1999年1月推出了當前最新的版本Version3.2版。
IBIS本身只是一種文件格式，它說(shuō)明在一標準的IBIS文件中如何記錄一個(gè)芯片的驅動(dòng)器和接收器的不同參數，但并不說(shuō)明這些被記錄的參數如何使用，這些參數需要由使用IBIS模型的仿真工具來(lái)讀取。
欲使用IBIS進(jìn)行實(shí)際的仿真，需要先完成以下四件工作
（1）獲取有關(guān)芯片驅動(dòng)器和接收器的原始信息源；
（2）獲取一種將原始數據轉換為IBIS格式的方法；
（3）提供用于仿真的可被計算機識別的布局布線(xiàn)信息；
（4）提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)行分析計算的軟件工具。
IBIS是一種簡(jiǎn)單直觀(guān)的文件格式，很適合用于類(lèi)似于Spice（但不是Spice，因為IBIS文件格式不能直接被Spice工具讀?。┑碾娐贩抡婀ぞ?。它提供驅動(dòng)器和接收器的行為描述，但不泄漏電路內部構造的知識產(chǎn)權細節。換句話(huà)說(shuō)，銷(xiāo)售商可以用IBIS模型來(lái)說(shuō)明它們最新的門(mén)級設計工作，而不會(huì )給其競爭對手透露過(guò)多的產(chǎn)品信息。并且，因為IBIS是一個(gè)簡(jiǎn)單的模型，當做簡(jiǎn)單的帶負載仿真時(shí)，比相應的全Spice三極管級模型仿真要節省10～15倍的計算量。
IBIS提供兩條完整的V－I曲線(xiàn)分別代表驅動(dòng)器為高電平和低電平狀態(tài)，以及在確定的轉換速度下?tīng)顟B(tài)轉換的曲線(xiàn)。V－I曲線(xiàn)的作用在于為IBIS提供保護二極管、TTL圖騰柱驅動(dòng)源和射極跟隨輸出等非線(xiàn)性效應的建模能力。
由上可知，IBIS模型的優(yōu)點(diǎn)可以概括為
在I/O非線(xiàn)性方面能夠提供準確的模型，同時(shí)考慮了封裝的寄生參數與ESD結構；
提供比結構化的方法更快的仿真速度；
可用于系統板級或多板信號完整性分析仿真?？捎肐BIS模型分析的信號完整性問(wèn)題包括 串擾、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓撲結構分析。IBIS尤其能夠對高速振蕩和串擾進(jìn)行準確精細的仿真，它可用于檢測最壞情況的上升時(shí)間條件下的信號行為及一些用物理測試無(wú)法解決的情況；
模型可以免費從半導體廠(chǎng)商處獲取，用戶(hù)無(wú)需對模型付額外開(kāi)銷(xiāo)；
兼容工業(yè)界廣泛的仿真平臺。
當然，IBIS不是完美的，它也存在以下缺點(diǎn)
許多芯片廠(chǎng)商缺乏對IBIS模型的支持。而缺乏IBIS模型，IBIS工具就無(wú)法工作。雖然IBIS文件可以手工創(chuàng )建或通過(guò)Spice模型自動(dòng)轉換，但是如果無(wú)法從廠(chǎng)家得到最小上升時(shí)間參數，任何轉換工具都無(wú)能為力；
IBIS不能理想地處理上升時(shí)間受控的驅動(dòng)器類(lèi)型的電路，特別是那些包含復雜反饋的電路；
IBIS缺乏對地彈噪聲的建模能力。IBIS模型2.1版包含了描述不同管腳組合的互感，從這里可以提取一些非常有用的地彈信息。它不工作的原因在于建模方式，當輸出由高電平向低電平跳變時(shí)，大的地彈電壓可以改變輸出驅動(dòng)器的行為。
HQTS檢測為您解答EMC測試專(zhuān)業(yè)的問(wèn)題，如果以上回答沒(méi)有解決您辦理EMC測試的難題可直接咨詢(xún)網(wǎng)站客服或撥打咨詢(xún)免費電話(huà) 400 888 1563
什么是信號完整性（signalintegrity）？
信號完整性是指信號在信號線(xiàn)上的質(zhì)量。信號具有良好的信號完整性是指當在需要的時(shí)候，具有所必需達到的電壓電平數值。差的信號完整性不是由某一單一因素導致的，而是板級設計中多種因素共同引起的。主要的信號完整性問(wèn)題包括反射、振蕩、地彈、串擾等。
常見(jiàn)信號完整性問(wèn)題及解決方法問(wèn)題
問(wèn)題可能原因解決方法其他解決方法
過(guò)大的上沖終端阻抗不匹配終端端接使用上升時(shí)間緩慢的驅動(dòng)源？
直流電壓電平不好線(xiàn)上負載過(guò)大以交流負載替換直流負載使用能提供更大驅動(dòng)電流的驅動(dòng)源
過(guò)大的串擾線(xiàn)間耦合過(guò)大使用上升時(shí)間緩慢的主動(dòng)驅動(dòng)源在接收端端接，重新布線(xiàn)或檢查地平面
時(shí)延太大傳輸線(xiàn)距離太長(cháng)替換或重新布線(xiàn)，檢查串行端接使用阻抗匹配的驅動(dòng)源，變更布線(xiàn)策略
振蕩阻抗不匹配在發(fā)送端串接阻尼電阻？
什么是反射（reflecTIon）？
反射就是在傳輸線(xiàn)上的回波。信號功率（電壓和電流）的一部分傳輸到線(xiàn)上并達到負載處，但是有一部分被反射了。如果源端與負載端具有相同的阻抗，反射就不會(huì )發(fā)生了。
源端與負載端阻抗不匹配會(huì )引起線(xiàn)上反射，負載將一部分電壓反射回源端。如果負載阻抗小于源阻抗，反射電壓為負，反之，如果負載阻抗大于源阻抗，反射電壓為正。布線(xiàn)的幾何形狀、不正確的線(xiàn)端接、經(jīng)過(guò)連接器的傳輸及電源平面的不連續等因素的變化均會(huì )導致此類(lèi)反射。
什么是串擾（crosstalk）？
串擾是兩條信號線(xiàn)之間的耦合，信號線(xiàn)之間的互感和互容引起線(xiàn)上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數、信號線(xiàn)間距、驅動(dòng)端和接收端的電氣特性及線(xiàn)端接方式對串擾都有一定的影響。
什么是過(guò)沖（overshoot）和下沖（undershoot）？
過(guò)沖就是第一個(gè)峰值或谷值超過(guò)設定電壓——對于上升沿是指最高電壓而對于下降沿是指最低電壓。下沖是指下一個(gè)谷值或峰值。過(guò)分的過(guò)沖能夠引起保護二極管工作，導致過(guò)早地失效。過(guò)分的下沖能夠引起假的時(shí)鐘或數據錯誤（誤操作）。
什么是振蕩（ringing）和環(huán)繞振蕩（rounding）？
振蕩的現象是反復出現過(guò)沖和下沖。信號的振蕩和環(huán)繞振蕩由線(xiàn)上過(guò)度的電感和電容引起，振蕩屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過(guò)阻尼狀態(tài)。信號完整性問(wèn)題通常發(fā)生在周期信號中，如時(shí)鐘等，振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過(guò)適當的端接予以減小，但是不可能完全消除。
什么是地電平面反彈噪聲和回流噪聲？
在電路中有大的電流涌動(dòng)時(shí)會(huì )引起地平面反彈噪聲（簡(jiǎn)稱(chēng)為地彈），如大量芯片的輸出同時(shí)開(kāi)啟時(shí)，將有一個(gè)較大的瞬態(tài)電流在芯片與板的電源平面流過(guò)，芯片封裝與電源平面的電感和電阻會(huì )引發(fā)電源噪聲，這樣會(huì )在真正的地平面（0V）上產(chǎn)生電壓的波動(dòng)和變化，這個(gè)噪聲會(huì )影響其它元件器的動(dòng)作。負載電容的增大、負載電阻的減小、地電感的增大、同時(shí)開(kāi)關(guān)器件數目的增加均會(huì )導致地彈的增大。
由于地電平面（包括電源和地）分割，例如地層被分割為數字地、模擬地、屏蔽地等，當數字信號走到模擬地線(xiàn)區域時(shí)，就會(huì )產(chǎn)生地平面回流噪聲。同樣電源層也可能會(huì )被分割為2.5V，3.3V，5V等。所以在多電壓PCB設計中，地電平面的反彈噪聲和回流噪聲需要特別關(guān)心。
在時(shí)域（timedomain）和頻域（frequencydomain）之間有什么不同？
時(shí)域（timedomain）是以時(shí)間為基準的電壓或電流的變化的過(guò)程，可以用示波器觀(guān)察到。它通常用于找出管腳到管腳的延時(shí)（delays）、偏移（skew）、過(guò)沖（overshoot）、、下沖（undershoot）以及建立時(shí)間（settlingtimes）。
頻域（frequencydomain）是以頻率為基準的電壓或電流的變化的過(guò)程，可以用頻譜分析儀觀(guān)察到。它通常用于波形與FCC和其它EMI控制限制之間的比較。
什么是阻抗（impedance）？
阻抗是傳輸線(xiàn)上輸入電壓對輸入電流的比率值（Z0=V/I）。當一個(gè)源送出一個(gè)信號到線(xiàn)上，它將阻礙它驅動(dòng)，直到2*TD時(shí)，源并沒(méi)有看到它的改變，在這里TD是線(xiàn)的延時(shí)（delay）。
什么是建立時(shí)間（settlingtime）？
建立時(shí)間就是對于一個(gè)振蕩的信號穩定到指定的最終值所需要的時(shí)間。
什么是管腳到管腳（pin-to-pin）的延時(shí)（delay）？
管腳到管腳延時(shí)是指在驅動(dòng)器端狀態(tài)的改變到接收器端狀態(tài)的改變之間的時(shí)間。這些改變通常發(fā)生在給定電壓的50%，最小延時(shí)發(fā)生在當輸出第一個(gè)越過(guò)給定的閾值（threshold），最大延時(shí)發(fā)生在當輸出最后一個(gè)越過(guò)電壓閾值（threshold），測量所有這些情況。
什么是偏移（skew）？
信號的偏移是對于同一個(gè)網(wǎng)絡(luò )到達不同的接收器端之間的時(shí)間偏差。偏移還被用于在邏輯門(mén)上時(shí)鐘和數據達到的時(shí)間偏差。
什么是斜率（slewrate）？
Slewrate就是邊沿斜率（一個(gè)信號的電壓有關(guān)的時(shí)間改變的比率）。I/O的技術(shù)規范（如PCI）狀態(tài)在兩個(gè)電壓之間，這就是斜率（slewrate），它是可以測量的。
什么是靜態(tài)線(xiàn)（quiescentline）？
在當前的時(shí)鐘周期內它不出現切換。另外也被稱(chēng)為“stuck-at”線(xiàn)或static線(xiàn)。串擾（Crosstalk）能夠引起一個(gè)靜態(tài)線(xiàn)在時(shí)鐘周期內出現切換。
什么是假時(shí)鐘（falseclocking）？
假時(shí)鐘是指時(shí)鐘越過(guò)閾值（threshold）無(wú)意識地改變了狀態(tài)（有時(shí)在VIL或VIH之間）。通常由于過(guò)分的下沖（undershoot）或串擾（crosstalk）引起。
什么是IBIS模型？
IBIS（Input/OutputBufferInformationSpecification）模型是一種基于V/I曲線(xiàn)的對I/OBUFFER快速準確建模的方法，是反映芯片驅動(dòng)和接收電氣特性的一種國際標準，它提供一種標準的文件格式來(lái)記錄如驅動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負載等參數，非常適合做振蕩和串擾等高頻效應的計算與仿真。
IBIS規范最初由一個(gè)被稱(chēng)為IBIS開(kāi)放論壇的工業(yè)組織編寫(xiě)，這個(gè)組織是由一些EDA廠(chǎng)商、計算機制造商、半導體廠(chǎng)商和大學(xué)組成的。IBIS的版本發(fā)布情況為 1993年4月第一次推出Version1.0版，同年6月經(jīng)修改后發(fā)布了Version1.1版，1994年6月在SanDiego通過(guò)了Version2.0版，同年12月升級為Version2.1版，1995年12月其Version2.1版成為ANSI/EIA-656標準，1997年6月發(fā)布了Version3.0版，同年9月被接納為IEC62012-1標準，1998年升級為Version3.1版，1999年1月推出了當前最新的版本Version3.2版。
IBIS本身只是一種文件格式，它說(shuō)明在一標準的IBIS文件中如何記錄一個(gè)芯片的驅動(dòng)器和接收器的不同參數，但并不說(shuō)明這些被記錄的參數如何使用，這些參數需要由使用IBIS模型的仿真工具來(lái)讀取。
欲使用IBIS進(jìn)行實(shí)際的仿真，需要先完成以下四件工作
（1）獲取有關(guān)芯片驅動(dòng)器和接收器的原始信息源；
（2）獲取一種將原始數據轉換為IBIS格式的方法；
（3）提供用于仿真的可被計算機識別的布局布線(xiàn)信息；
（4）提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)行分析計算的軟件工具。
IBIS是一種簡(jiǎn)單直觀(guān)的文件格式，很適合用于類(lèi)似于Spice（但不是Spice，因為IBIS文件格式不能直接被Spice工具讀?。┑碾娐贩抡婀ぞ?。它提供驅動(dòng)器和接收器的行為描述，但不泄漏電路內部構造的知識產(chǎn)權細節。換句話(huà)說(shuō)，銷(xiāo)售商可以用IBIS模型來(lái)說(shuō)明它們最新的門(mén)級設計工作，而不會(huì )給其競爭對手透露過(guò)多的產(chǎn)品信息。并且，因為IBIS是一個(gè)簡(jiǎn)單的模型，當做簡(jiǎn)單的帶負載仿真時(shí)，比相應的全Spice三極管級模型仿真要節省10～15倍的計算量。
IBIS提供兩條完整的V－I曲線(xiàn)分別代表驅動(dòng)器為高電平和低電平狀態(tài)，以及在確定的轉換速度下?tīng)顟B(tài)轉換的曲線(xiàn)。V－I曲線(xiàn)的作用在于為IBIS提供保護二極管、TTL圖騰柱驅動(dòng)源和射極跟隨輸出等非線(xiàn)性效應的建模能力。
由上可知，IBIS模型的優(yōu)點(diǎn)可以概括為
在I/O非線(xiàn)性方面能夠提供準確的模型，同時(shí)考慮了封裝的寄生參數與ESD結構；
提供比結構化的方法更快的仿真速度；
可用于系統板級或多板信號完整性分析仿真?？捎肐BIS模型分析的信號完整性問(wèn)題包括 串擾、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓撲結構分析。IBIS尤其能夠對高速振蕩和串擾進(jìn)行準確精細的仿真，它可用于檢測最壞情況的上升時(shí)間條件下的信號行為及一些用物理測試無(wú)法解決的情況；
模型可以免費從半導體廠(chǎng)商處獲取，用戶(hù)無(wú)需對模型付額外開(kāi)銷(xiāo)；
兼容工業(yè)界廣泛的仿真平臺。
當然，IBIS不是完美的，它也存在以下缺點(diǎn)
許多芯片廠(chǎng)商缺乏對IBIS模型的支持。而缺乏IBIS模型，IBIS工具就無(wú)法工作。雖然IBIS文件可以手工創(chuàng )建或通過(guò)Spice模型自動(dòng)轉換，但是如果無(wú)法從廠(chǎng)家得到最小上升時(shí)間參數，任何轉換工具都無(wú)能為力；
IBIS不能理想地處理上升時(shí)間受控的驅動(dòng)器類(lèi)型的電路，特別是那些包含復雜反饋的電路；
IBIS缺乏對地彈噪聲的建模能力。IBIS模型2.1版包含了描述不同管腳組合的互感，從這里可以提取一些非常有用的地彈信息。它不工作的原因在于建模方式，當輸出由高電平向低電平跳變時(shí)，大的地彈電壓可以改變輸出驅動(dòng)器的行為。
HQTS檢測為您解答EMC測試專(zhuān)業(yè)的問(wèn)題，如果以上回答沒(méi)有解決您辦理EMC測試的難題可直接咨詢(xún)網(wǎng)站客服或撥打咨詢(xún)免費電話(huà) 400 888 1563
